


(11)特許出願公開番号



【特許請求の範囲】

【請求項1】 液晶を介して対向配置される透明基板のうち一方の透明基板の該液晶側の面に透明画素電極およびスイッチング素子が形成されている液晶表示基板において、該透明画素電極およびスイッチング素子が形成されている透明基板の面に、光遮光膜を兼ねる保護膜が形成され、該保護膜は少なくとも各透明画素電極を露呈させこれら透明電極の間の領域およびスイッチング素子の形成領域に形成されていることを特徴とする液晶表示基板。

【発明の詳細な説明】**【0001】**

【産業上の利用分野】 本発明は、液晶表示基板に係り、特に、スイッチング素子を使用したいわゆるアクティブ・マトリックス方式の液晶表示基板に関する。

【0002】

【従来の技術】 いわゆるアクティブ・マトリックス方式の液晶表示基板は、マトリックス状に配列された複数の画素電極のそれぞれに対応してスイッチング素子を設けて構成されている。

【0003】 各画素における液晶は理論的には常時駆動（デューティ比1.0）されているので、時分割駆動方式を採用している、いわゆる単純マトリックス方式と比べてアクティブ方式はコントラストが良く、特にカラー液晶表示装置では欠かせない技術となりつつある。スイッチング素子として代表的なものとしては薄膜トランジスタ（TFT）がある。

【0004】 そして、このような薄膜トランジスタ（TFT）および画素電極が設けられた透明基板と液晶を介して対向配置される他の透明基板側に共通電極が形成され、この共通電極が形成された面に所定のパターンの遮光層が形成されたものとなっている。

【0005】 この遮光層は、いわゆるブラック・マトリックスと称される層で、薄膜トランジスタへの光入射を阻止し、あるいは各画素の輪郭を明確にして表示の鮮明を図るために設けられたものとなっている。

【0006】 なお、薄膜トランジスタを使用したアクティブ・マトリックス方式の液晶表示装置は、たとえば特開昭63-309921号公報や、「冗長構成を採用した12.5型アクティブ・マトリックス方式カラー液晶ディスプレイ」、日経エレクトロニクス、頁193～210、1986年12月15日、日経マグロウヒル社発行、で知られている。

【0007】

【発明が解決しようとする課題】 しかしながら、このように構成された液晶表示基板は、その遮光層が薄膜トランジスタおよび画素電極が形成された透明基板と対向する他の透明基板上に形成されているため、その形成領域に十分な裕度をもたせるようにしていたものであった。

【0008】 けだし、対向配置される各透明基板は、そ

の一方側の透明基板上の薄膜トランジスタおよび画素電極に対して、他方の透明基板上の遮光膜が正確に位置決めされるように配置されなければならないことから、その位置決め誤差を勘案する必要があったからである。

【0009】 このために、該遮光層の形成領域は、必要以上に広面積となり、液晶表示基板の高精細化の妨げになっていた。

【0010】 それ故、本発明は、このような事情に基づいてなされたものであり、その目的とするところのものは、より高精細化を図った液晶表示基板を提供することにある。

【0011】 また、本発明の他の目的は、対向する各透明基板間の高精度の位置合わせを必要としない液晶表示基板を提供することにある。

【0012】

【課題を解決するための手段】 このような目的を達成するために、本発明は、基本的には、液晶を介して対向配置される透明基板のうち一方の透明基板の該液晶側の面に透明画素電極およびスイッチング素子が形成されている液晶表示基板において、該透明画素電極およびスイッチング素子が形成されている透明基板の面に、光遮光膜を兼ねる保護膜が形成され、該保護膜は少なくとも各透明画素電極を露呈させこれら透明画素電極の間の領域およびスイッチング素子の形成領域に形成されていることを特徴とするものである。

【0013】

【作用】 このように構成した液晶表示基板は、特に、画素電極を露呈させこれら透明画素電極の間の領域およびスイッチング素子の形成領域に光遮光を兼ねる保護膜を形成したものとなっている。

【0014】 これにより、該保護膜によって、スイッチング阻止への光入射を阻止し、あるいは各画素電極の輪郭を明確にして表示の鮮明を図ることができるようになる。

【0015】 したがって、従来のように、対向配置される他の透明基板側に遮光層を設ける必要はなくなる。

【0016】 光遮光を兼ねる該保護膜は、スイッチング素子および画素電極が形成された側の透明基板に形成でき、その形成領域に従来のような裕度を持たせる必要がないことから、画素の高精細化を図ることができるようになる。

【0017】 さらに、一方の透明基板に対する他方の透明基板の位置決め基準になる要素（従来の遮光層）がなくなることから、各透明基板間の高精度の位置合わせを必要としなくなる。

【0018】

【実施例】 本発明、本発明の更に他の目的及び本発明の更に他の特徴は図面を参照した以下の説明から明らかとなるであろう。

【0019】 《アクティブ・マトリクス液晶表示装置》

以下、アクティブ・マトリクス方式のカラー液晶表示装置にこの発明を適用した実施例を説明する。なお、以下説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

【0020】《マトリクス部の概要》図2はこの発明が適用されるアクティブ・マトリクス方式カラー液晶表示装置の一面素とその周辺を示す平面図、図1は図2の3-3切断線における断面を示す図、図3は図2の4-4切断線における断面図である。

【0021】図2に示すように、各画素は隣接する2本の走査信号線（ゲート信号線または水平信号線）GLと、隣接する2本の映像信号線（ドレイン信号線または垂直信号線）DLとの交差領域内（4本の信号線で囲まれた領域内）に配置されている。各画素は薄膜トランジスタTFT、透明画素電極ITO1および保持容量素子Caddを含む。走査信号線GLは図では左右方向に延在し、上下方向に複数本配置されている。映像信号線DLは上下方向に延在し、左右方向に複数本配置されている。

【0022】図4に示すように、液晶層LCを基準にして下部透明ガラス基板SUB1側には薄膜トランジスタTFTおよび透明画素電極ITO1が形成され、上部透明ガラス基板SUB2側にはカラーフィルタFILが形成されている。透明ガラス基板SUB1、SUB2の両面にはディップ処理等によって形成された酸化シリコン膜SIOが設けられている。

【0023】上部透明ガラス基板SUB2の内側（液晶LC側）の表面には、保護膜PSV2、共通透明画素電極ITO2（COM）および上部配向膜ORI2が順次積層して設けられている。

【0024】ここで、従来の構成からなる上部透明ガラス基板SUB2には、各カラーフィルタFILを露呈させて形成された遮光用ブラックマトリクスパターンが形成されたものとなっているが、この実施例では該遮光用ブラックマトリクスパターンは形成されていないものとなっている。ただし、後に詳述する保護膜PSV1が該遮光用ブラックマトリクスパターンと全く同様の機能を果たすことになるからである。

【0025】《マトリクス周辺の概要》図4は上下のガラス基板SUB1、SUB2を含む表示パネルPNLのマトリクス（AR）周辺の要部平面を、図5はその周辺部を更に誇張した平面を、図6は図4及び図5のパネル左上角部に対応するシール部SL付近の拡大平面を示す図である。また、図7は図1の断面を中央にして、左側に図6の8a-8a切断線における断面を、右側に映像信号駆動回路が接続されるべき外部接続端子DTM付近の断面を示す図である。同様に図8は、左側に走査回路が接続されるべき外部接続端子GTM付近の断面を、右側に外部接続端子が無いところのシール部付近の断面を示す図である。

【0026】このパネルの製造では、小さいサイズであればスループット向上のため1枚のガラス基板で複数個分のデバイスを同時に加工してから分割し、大きいサイズであれば製造設備の共用のためどの品種でも標準化された大きさのガラス基板を加工してから各品種に合ったサイズに小さくし、いずれの場合も一通りの工程を経てからガラスを切断する。図4～図6は後者の例を示すもので、図4、図5の両図とも上下基板SUB1、SUB2の切断後を、図6は切断前を表しており、LNは両基板の切断前の縁を、CT1とCT2はそれぞれ基板SUB1、SUB2の切断すべき位置を示す。いずれの場合も、完成状態では外部接続端子群Tg、Td（添字略）が存在する（図で上辺と左辺の）部分はそれらを露出するように上側基板SUB2の大きさが下側基板SUB1よりも内側に制限されている。端子群Tg、Tdはそれぞれ後述する走査回路接続用端子GTM、映像信号回路接続用端子DTMとそれらの引出配線部を集積回路チップCHIが搭載されたテープキャリアパッケージTCP（図17、図18）の単位に複数本まとめて名付けたものである。各群のマトリクス部から外部接続端子部に至るまでの引出配線は、両端に近づくにつれ傾斜している。これは、パッケージTCPの配列ピッチ及び各パッケージTCPにおける接続端子ピッチに表示パネルPNLの端子DTM、GTMを合わせるためである。

【0027】透明ガラス基板SUB1、SUB2の間にはその縁に沿って、液晶封入口INJを除き、液晶LCを封止するようにシールパターンSLが形成される。シール材は例えばエポキシ樹脂から成る。上部透明ガラス基板SUB2側の共通透明画素電極ITO2は、少なくとも一箇所において、本実施例ではパネルの4角で銀ペースト材AGPによって下部透明ガラス基板SUB1側に形成されたその引出配線INTに接続されている。この引出配線INTは後述するゲート端子GTM、ドレイン端子DTMと同一製造工程で形成される。

【0028】配向膜ORI1、ORI2、透明画素電極ITO1、共通透明画素電極ITO2、それぞれの層は、シールパターンSLの内側に形成される。偏光板POL1、POL2はそれぞれ下部透明ガラス基板SUB1、上部透明ガラス基板SUB2の外側の表面に形成されている。液晶LCは液晶分子の向きを設定する下部配向膜ORI1と上部配向膜ORI2との間でシールパターンSLで仕切られた領域に封入されている。下部配向膜ORI1は下部透明ガラス基板SUB1側においてその一部の領域に形成された保護膜PSV1および該保護膜PSV1から露呈された透明画素電極ITO1の上部に形成される。

【0029】この液晶表示装置は、下部透明ガラス基板SUB1側、上部透明ガラス基板SUB2側で別個に種々の層を積み重ね、シールパターンSLを基板SUB2側に形成し、下部透明ガラス基板SUB1と上部透明ガ

ラス基板SUB2とを重ね合わせ、シール材SLの開口部INJから液晶LCを注入し、注入口INJをエポキシ樹脂などで封止し、上下基板を切断することによって組み立てられる。

【0030】《薄膜トランジスタTFT》次に、図2、図1に戻り、TFT基板SUB1側の構成を詳しく説明する。

【0031】薄膜トランジスタTFTは、ゲート電極GTに正のバイアスを印加すると、ソースドレイン間のチャネル抵抗が小さくなり、バイアスを零にすると、チャネル抵抗は大きくなるように動作する。

【0032】各画素には複数(2つ)の薄膜トランジスタTFT1、TFT2が冗長して設けられる。薄膜トランジスタTFT1、TFT2のそれぞれは、実質的に同一サイズ(チャネル長、チャネル幅が同じ)で構成され、ゲート電極GT、ゲート絶縁膜GI、i型(真性、intrinsic、導電型決定不純物がドーブされていない)非晶質シリコン(Si)からなるi型半導体層AS、一対のソース電極SD1、ドレイン電極SD2を有す。なお、ソース、ドレインは本来その間のバイアス極性によって決まるもので、この液晶表示装置の回路ではその極性は動作中反転するので、ソース、ドレインは動作中入れ替わると理解されたい。しかし、以下の説明では、便宜上一方をソース、他方をドレインと固定して表現する。

【0033】《ゲート電極GT》ゲート電極GTは走査信号線GLから垂直方向に突出する形状で構成されている(T字形状に分岐されている)。ゲート電極GTは薄膜トランジスタTFT1、TFT2のそれぞれの能動領域を越えるよう突出している。薄膜トランジスタTFT1、TFT2のそれぞれのゲート電極GTは、一体に(共通のゲート電極として)構成されており、走査信号線GLに連続して形成されている。本例では、ゲート電極GTは、単層の第2導電膜g2で形成されている。第2導電膜g2としては例えばスパッタで形成されたアルミニウム(Al)膜が用いられ、その上にはAlの陽極酸化膜AOFが設けられている。

【0034】このゲート電極GTはi型半導体層ASを完全に覆うよう(下方からみて)それより大き目に形成され、i型半導体層ASに外光やバックライト光が当たらないよう工夫されている。

【0035】《走査信号線GL》走査信号線GLは第2導電膜g2で構成されている。この走査信号線GLの第2導電膜g2はゲート電極GTの第2導電膜g2と同一製造工程で形成され、かつ一体に構成されている。また、走査信号線GL上にもAlの陽極酸化膜AOFが設けられている。

【0036】《絶縁膜GI》絶縁膜GIは、薄膜トランジスタTFT1、TFT2において、ゲート電極GTと共に半導体層ASに電界を与えるためのゲート絶縁膜と

して使用される。絶縁膜GIはゲート電極GTおよび走査信号線GLの上層に形成されている。絶縁膜GIとしては例えばプラズマCVDで形成された窒化シリコン膜が選ばれ、1200~2700Åの厚さに(本実施例では、2000Å程度)形成される。ゲート絶縁膜GIは図6に示すように、マトリクス部ARの全体を囲むように形成され、周辺部は外部接続端子DTM、GTMを露出するよう除去されている。絶縁膜GIは走査信号線GLと映像信号線DLの電氣的絶縁にも寄与している。

【0037】《i型半導体層AS》i型半導体層ASは、本例では薄膜トランジスタTFT1、TFT2のそれぞれに独立した島となるよう形成され、非晶質シリコンで、200~2200Åの厚さに(本実施例では、2000Å程度の膜厚)で形成される。層d0はオーミックコンタクト用のリン(P)をドーブしたN(+)型非晶質シリコン半導体層であり、下側にi型半導体層ASが存在し、上側に導電層d2(d3)が存在するところのみに残されている。

【0038】i型半導体層ASは走査信号線GLと映像信号線DLとの交差部(クロスオーバー部)の両者間にも設けられている。この交差部のi型半導体層ASは交差部における走査信号線GLと映像信号線DLとの短絡を低減する。

【0039】《透明画素電極ITO1》透明画素電極ITO1は液晶表示部の画素電極の一方を構成する。

【0040】透明画素電極ITO1は薄膜トランジスタTFT1のソース電極SD1および薄膜トランジスタTFT2のソース電極SD1の両方に接続されている。このため、薄膜トランジスタTFT1、TFT2のうちの1つに欠陥が発生しても、その欠陥が副作用をもたらす場合はレーザー光等によって適切な箇所を切断し、そうでない場合は他方の薄膜トランジスタが正常に動作しているので放置すれば良い。透明画素電極ITO1は第1導電膜d1によって構成されており、この第1導電膜d1はスパッタリングで形成された透明導電膜(Indium-Tin-oxide ITO:ネサ膜)からなり、1000~2000Åの厚さに(本実施例では、1400Å程度の膜厚)形成される。

【0041】《ソース電極SD1、ドレイン電極SD2》ソース電極SD1、ドレイン電極SD2のそれぞれは、N(+)型半導体層d0に接触する第2導電膜d2とその上に形成された第3導電膜d3とから構成されている。

【0042】第2導電膜d2はスパッタで形成したクロム(Cr)膜を用い、500~1000Åの厚さに(本実施例では、600Å程度)で形成される。Cr膜は膜厚を厚く形成するとストレスが大きくなるので、2000Å程度の膜厚を越えない範囲で形成する。Cr膜はN(+)型半導体層d0との接着性を良好にし、第3導電膜d3のAlがN(+)型半導体層d0に拡散することを防

止する（いわゆるバリア層の）目的で使用される。第2導電膜d2として、Cr膜の他に高融点金属（Mo、Ti、Ta、W）膜、高融点金属シリサイド（MoSi₂、TiSi₂、TaSi₂、WSi₂）膜を用いてもよい。

【0043】第3導電膜d3はAlのスパッタリングで3000～5000Åの厚さに（本実施例では、4000Å程度）形成される。Al膜はCr膜に比べてストレスが小さく、厚い膜厚に形成することが可能で、ソース電極SD1、ドレイン電極SD2および映像信号線DLの抵抗値を低減したり、ゲート電極GTやi型半導体層ASに起因する段差乗り越えを確実にする（ステップカバーレッジを良くする）働きがある。

【0044】第2導電膜d2、第3導電膜d3を同じマスクパターンでパターンニングした後、同じマスクを用いて、あるいは第2導電膜d2、第3導電膜d3をマスクとして、N(+)型半導体層d0が除去される。つまり、i型半導体層AS上に残っていたN(+)型半導体層d0は第2導電膜d2、第3導電膜d3以外の部分がセルフアラインで除去される。このとき、N(+)型半導体層d0はその厚さは全て除去されるようエッチングされるので、i型半導体層ASも若干その表面部分がエッチングされるが、その程度はエッチング時間で制御すればよい。

【0045】《映像信号線DL》映像信号線DLはソース電極SD1、ドレイン電極SD2と同層の第2導電膜d2、第3導電膜d3で構成されている。

【0046】《保護膜PSV1》この実施例では、特に、保護膜PSV1が薄膜トランジスタTFTおよび透明画素電極ITO1の中央部領域を露呈させ各透明画素電極ITO1間の領域上に設けられている。

【0047】そして、この保護膜PSV1は、たとえばPI樹脂、エポキシ系樹脂、あるいはポリマー樹脂等の有機樹脂からなり、その有機樹脂内に黒色顔料あるいは黒色染料の有機樹脂粉末、あるいはカーボンブラック粉末が含有され、それ自体は遮光性を備えた層（膜）となっている。すなわち、この遮光層の性質を有する保護膜PSV1は、従来における上部透明基板SUB2側に設けたブラックマトリクス機能をも有するようになっている。

【0048】保護膜PSV1は主に薄膜トランジスタTFTを湿気等から保護するために形成されており、耐湿性の良いものからなり、1μm程度（0.5～2.0μm）の膜厚で形成する。

【0049】また、この保護膜PSV1は図6に示すように、マトリクス部ARの周辺部において、外部接続端子DTM、GTMを露出するよう除去され、また上基板側SUB2の共通電極COMを下側基板SUB1の外部接続端子接続用引出配線INTに銀ペーストAGPで接続する部分も除去されている。保護膜PSV1とゲート

絶縁膜GIの厚さ関係に関しては、前者は保護効果を考え厚くされ、後者はトランジスタの相互コンダクタンスgmを薄くされる。従って図6に示すように、保護効果の高い保護膜PSV1は周辺部もできるだけ広い範囲に亘って保護するようゲート絶縁膜GIよりも大きく形成されている。

【0050】このように本実施例では、特に、画素電極ITO1を露呈させこれら透明画素電極ITO1の間の領域および薄膜トランジスタTFT1、2の形成領域に光遮光を兼ねる保護膜PSV1を形成したものとなっている。

【0051】これにより、該保護膜PSV1によって、薄膜トランジスタTFT1、2への光入射を阻止し、あるいは各画素電極ITO1の輪郭を明確にして表示の鮮明を図ることができるようになる。

【0052】したがって、従来のように、対向配置される上部ガラス基板SUB2側にブラックマトリクスと称される遮光層を設ける必要はなくなる。

【0053】光遮光を兼ねる該保護膜PSV1は、薄膜トランジスタTFT1、2および画素電極ITO1が形成された側の下部ガラス基板SUB1に形成でき、その形成領域に従来のような裕度を持たせる必要がないことから、画素の高精細化を図ることができるようになる。

【0054】さらに、一方のガラス基板（下部ガラス基板SUB1）に対する他方のガラス基板（上部ガラス基板SUB2）の位置決め基準になる要素（従来の遮光層）がなくなることから、各ガラス基板SUB1、2間の高精度の位置合わせを必要としなくなる。

【0055】《カラーフィルタFIL》カラーフィルタFILは画素に対向する位置に赤、緑、青の繰り返しでストライプ状に形成される。カラーフィルタFILは透明画素電極ITO1の全てを覆うように大き目に形成されている。

【0056】カラーフィルタFILは次のように形成することができる。まず、上部透明ガラス基板SUB2の表面にアクリル系樹脂等の染色基材を形成し、フォトリソグラフィ技術で赤色フィルタ形成領域以外の染色基材を除去する。この後、染色基材を赤色染料で染め、固着処理を施し、赤色フィルタRを形成する。つぎに、同様な工程を施すことによって、緑色フィルタG、青色フィルタBを順次形成する。

【0057】なお、図1では、各カラーフィルタFILはそれぞれ互いに離間させて構成しているものであるが、上述した保護膜PSV1がブラックマトリクスを兼ねることから、互いに接触させて隣接するように形成してもよい。

【0058】《保護膜PSV2》保護膜PSV2はカラーフィルタFILの染料が液晶LCに漏れることを防止するために設けられている。保護膜PSV2はたとえばアクリル樹脂、エポキシ樹脂等の透明樹脂材料で形成さ

れている。

【0059】《共通透明画素電極ITO2》共通透明画素電極ITO2は、下部透明ガラス基板SUB1側に画素ごとに設けられた透明画素電極ITO1に対向し、液晶LCの光学的な状態は各画素電極ITO1と共通透明画素電極ITO2との間の電位差（電界）にตอบสนองして変化する。この共通透明画素電極ITO2にはコモン電圧Vcomが印加されるように構成されている。本実施例では、コモン電圧Vcomは映像信号線DLに印加される最小レベルの駆動電圧Vdminと最大レベルの駆動電圧Vdmaxとの中間直流電位に設定されるが、映像信号駆動回路で使用される集積回路の電源電圧を約半分に低減したい場合は、交流電圧を印加すれば良い。なお、共通透明画素電極ITO2の平面形状は図5、図6を参照されたい。

【0060】《保持容量素子Caddの構造》透明画素電極ITO1は、薄膜トランジスタTFTと接続される端部と反対側の端部において、隣りの走査信号線GLと重なるように形成されている。この重ね合わせは、図3からも明らかなように、透明画素電極ITO1を一方の電極PL2とし、隣りの走査信号線GLを他方の電極PL1とする保持容量素子（静電容量素子）Caddを構成する。この保持容量素子Caddの誘電体膜は、薄膜トランジスタTFTのゲート絶縁膜として使用される絶縁膜GIおよび陽極酸化膜AOFで構成されている。

【0061】保持容量素子Caddは走査信号線GLの第2導電膜g2の幅を広げた部分に形成されている。なお、映像信号線DLと交差する部分の第2導電膜g2は映像信号線DLとの短絡の確率を小さくするため細くされている。

【0062】保持容量素子Caddの電極PL1の段差部において透明画素電極ITO1が断線しても、その段差をまたがるように形成された第2導電膜d2および第3導電膜d3で構成された島領域によってその不良は補償される。

【0063】《ゲート端子部》図9は表示マトリクスの走査信号線GLからその外部接続端子GTMまでの接続構造を示す図であり、(A)は平面であり(B)は

(A)のB-B切断線における断面を示している。なお、同図は図7下方付近に対応し、斜め配線の部分は便宜状一直線状で表した。

【0064】AOは写真処理用のマスクパターン、言い換えれば選択的陽極酸化のホトレジストパターンである。従って、このホトレジストは陽極酸化後除去され、図に示すパターンAOは完成品としては残らないが、ゲート配線GLには断面図に示すように酸化膜AOFが選択的に形成されるのでその軌跡が残る。平面図において、ホトレジストの境界線AOを基準にして左側はレジストで覆い陽極酸化をしない領域、右側はレジストから露出され陽極酸化される領域である。陽極酸化されたA

L層g2は表面にその酸化物 Al_2O_3 膜AOFが形成され下方の導電部は体積が減少する。勿論、陽極酸化はその導電部が残るように適切な時間、電圧などを設定して行われる。マスクパターンAOは走査線GLに単一の直線では交差せず、クランク状に折れ曲がって交差させている。

【0065】図中AL層g2は、判り易くするためハッチを施してあるが、陽極化成されない領域は櫛状にパターンニングされている。これは、A1層の幅が広いと表面にホイスカが発生するので、1本1本の幅は狭くし、それらを複数本並列に束ねた構成とすることにより、ホイスカの発生を防ぎつつ、断線の確率や導電率の犠牲を最低限に押さえる狙いである。従って、本例では櫛の根本に相当する部分もマスクAOに沿ってずらしている。

【0066】ゲート端子GTMは酸化珪素SIO層と接着性が良くA1等よりも耐電触性の高いCr層g1と、更にその表面を保護し画素電極ITO1と同レベル（同層、同時形成）の透明導電層d1とで構成されている。なお、ゲート絶縁膜GI上及びその側面部に形成された導電層d2及びd3は、導電層d3やd2のエッチング時ピンホール等が原因で導電層g2やg1と一緒にエッチングされないようその領域をホトレジストで覆っていた結果として残っているものである。又、ゲート絶縁膜GIを乗り越えて右方向に延長されたITO層d1は同様な対策を更に万全とさせたものである。

【0067】平面図において、ゲート絶縁膜GIはその境界線よりも右側に、保護膜PSV1もその境界線よりも右側に形成されており、左端に位置する端子部GTMはそれらから露出し外部回路との電氣的接触ができるようになっている。図では、ゲート線GLとゲート端子の一つの対のみが示されているが、実際はこのような対が図6に示すように上下に複数本並べられ端子群Tg（図5、図6）が構成され、ゲート端子の左端は、製造過程では、基板の切断領域CT1を越えて延長され配線SHgによって短絡される。製造過程におけるこのような短絡線SHgは陽極化成時の給電と、配向膜ORI1のラビング時等の静電破壊防止に役立つ。

【0068】《ドレイン端子DTM》図10は映像信号線DLからその外部接続端子DTMまでの接続を示す図であり、(A)はその平面を示し、(B)は(A)のB-B切断線における断面を示す。なお、同図は図6右上付近に対応し、図面の向きは便宜上変えてあるが右端方向が基板SUB1の上端部（又は下端部）に該当する。

【0069】TSTdは検査端子でありここには外部回路は接続されないが、プローブ針等を接触できるよう配線部より幅が広がられている。同様に、ドレイン端子DTMも外部回路との接続ができるよう配線部より幅が広がられている。検査端子TSTdと外部接続ドレイン端子DTMは上下方向に千鳥状に複数交互に配列され、検査端子TSTdは図に示すとおり基板SUB1の端部に

到達することなく終端しているが、ドレイン端子DTMは、図6に示すように端子群Td（添字省略）を構成し基板SUB1の切断線CT1を越えて更に延長され、製造過程では静電破壊防止のためその全てが互いに配線SHdによって短絡される。検査端子TSTdが存在する映像信号線DLのマトリクスを挟んで反対側にはドレイン接続端子が接続され、逆にドレイン接続端子DTMが存在する映像信号線DLのマトリクスを挟んで反対側には検査端子が接続される。

【0070】ドレイン接続端子DTMは前述したゲート端子GTMと同様な理由でCr層g1及びITO層d1の2層で形成されており、ゲート絶縁膜GIを除去した部分で映像信号線DLと接続されている。ゲート絶縁膜GIの端部に形成された半導体層ASはゲート絶縁膜GIの縁をテーパ状にエッチングするためのものである。端子DTM上では外部回路との接続を行うため保護膜PSV1は勿論のこと取り除かれている。AOは前述した陽極酸化マスクでありその境界線はマトリクス全体を大きく囲むように形成され、図ではその境界線から左側がマスクで覆われるが、この図で覆われない部分には層g2が存在しないのでこのパターンは直接は関係しない。

【0071】マトリクス部からドレイン端子部DTMまでの引出配線は図7の(C)部にも示されるように、ドレイン端子部DTMと同じレベルの層d1、g1のすぐ上に映像信号線DLと同じレベルの層d2、d3がシールパターンSLの途中まで積層された構造になっているが、これは断線の確率を最小限に押さえ、電触し易いA1層d3を保護膜PSV1やシールパターンSLでできるだけ保護する狙いである。

【0072】《表示装置全体等価回路》表示マトリクス部の等価回路とその周辺回路の結線図を図11に示す。同図は回路図ではあるが、実際の幾何学的配置に対応して描かれている。ARは複数の画素を二次元状に配列したマトリクス・アレイである。

【0073】図中、Xは映像信号線DLを意味し、添字G、BおよびRがそれぞれ緑、青および赤画素に対応して付加されている。Yは走査信号線GLを意味し、添字1、2、3、…、endは走査タイミングの順序に従って付加されている。

【0074】映像信号線X（添字省略）は交互に上側（または奇数）映像信号駆動回路He、下側（または偶数）映像信号駆動回路Hoに接続されている。

【0075】走査信号線Y（添字省略）は垂直走査回路Vに接続されている。

【0076】SUPは1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路やホスト（上位演算処理装置）からのCRT（陰極線管）用の情報をTFT液晶表示装置用の情報に交換する回路を含む回路である。

【0077】《保持容量素子Caddの働き》保持容量素子Caddは、薄膜トランジスタTFTがスイッチングするとき、中点電位（画素電極電位）Vlcに対するゲート電位変化 ΔV_g の影響を低減するように働く。この様子を式で表すと、次のようになる。

【0078】

$$\Delta V_{lc} = \{C_{gs} / (C_{gs} + C_{add} + C_{pix})\} \times \Delta V_g$$

ここで、 C_{gs} は薄膜トランジスタTFTのゲート電極GTとソース電極SD1との間に形成される寄生容量、 C_{pix} は透明画素電極ITO1(PIX)と共通透明画素電極ITO2(COM)との間に形成される容量、 ΔV_{lc} は ΔV_g による画素電極電位の変化分を表わす。この変化分 ΔV_{lc} は液晶LCに加わる直流成分の原因となるが、保持容量Caddを大きくすればする程、その値を小さくすることができる。また、保持容量素子Caddは放電時間を長くする作用もあり、薄膜トランジスタTFTがオフした後の映像情報を長く蓄積する。液晶LCに印加される直流成分の低減は、液晶LCの寿命を向上し、液晶表示画面の切り替え時に前の画像が残るいわゆる焼き付きを低減することができる。

【0079】前述したように、ゲート電極GTはi型半導体層ASを完全に覆うよう大きくされている分、ソース電極SD1、ドレイン電極SD2とのオーバーラップ面積が増え、従って寄生容量 C_{gs} が大きくなり、中点電位Vlcはゲート（走査）信号 V_g の影響を受け易くなるという逆効果が生じる。しかし、保持容量素子Caddを設けることによりこのデメリットも解消することができる。

【0080】保持容量素子Caddの保持容量は、画素の書込特性から、液晶容量 C_{pix} に対して4～8倍（ $4 \cdot C_{pix} < C_{add} < 8 \cdot C_{pix}$ ）、寄生容量 C_{gs} に対して8～32倍（ $8 \cdot C_{gs} < C_{add} < 32 \cdot C_{gs}$ ）程度の値に設定する。

【0081】保持容量電極線としてのみ使用される初段の走査信号線GL(Y_0)は共通透明画素電極ITO2(V_{com})と同じ電位にする。図6の例では、初段の走査信号線は端子GT0、引出線INT、端子DT0及び外部配線を通じて共通電極COMに短絡される。或いは、初段の保持容量電極線 Y_0 は最終段の走査信号線 Y_{end} に接続、 V_{com} 以外の直流電位点（交流接地点）に接続するかまたは垂直走査回路Vから1つ余分に走査パルス Y_0 を受けるように接続してもよい。

【0082】《製造方法》つぎに、上述した液晶表示装置の基板SUB1側の製造方法について図12～図14を参照して説明する。なお同図において、中央の文字は工程名の略称であり、左側は図1に示す画素部分、右側は図9に示すゲート端子付近の断面形状でみた加工の流れを示す。工程Dを除き工程A～工程Iは各写真処理に対応して区分けしたもので、各工程のいずれの断面図も写真処理後の加工が終わりフォトリジストを除去した段

階を示している。なお、写真処理とは本説明ではフォトリソグラムの塗布からマスクを使用した選択露光を経てそれを現像するまでの一連の作業を示すものとし、繰返し説明は避ける。以下区分けした工程に従って、説明する。

【0083】工程A、図12

7059ガラス（商品名）からなる下部透明ガラス基板SUB1の両面に酸化シリコン膜SIOをディップ処理により設けたのち、500℃、60分間のベークを行なう。下部透明ガラス基板SUB1上に膜厚が1100Åのクロムからなる第1導電膜g1をスパッタリングにより設け、写真処理後、エッチング液として硝酸第2セリウムアンモニウム溶液で第1導電膜g1を選択的にエッチングする。それによって、ゲート端子GTM、ドレイン端子DTM、ゲート端子GTMを接続する陽極酸化バスラインSHg、ドレイン端子DTMを短絡するバスラインSHd、陽極酸化バスラインSHgに接続された陽極酸化パッド（図示せず）を形成する。

【0084】工程B、図12

膜厚が2800ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第2導電膜g2をスパッタリングにより設ける。写真処理後、リン酸と硝酸と氷酢酸との混酸液で第2導電膜g2を選択的にエッチングする。

【0085】工程C、図12

写真処理後（前述した陽極酸化マスクAO形成後）、3%酒石酸をアンモニアによりPH6.25±0.05に調整した溶液をエチレングリコール液で1:9に希釈した液からなる陽極酸化液中に基板SUB1を浸漬し、化成電流密度が0.5mA/cm²になるように調整する（定電流化成）。次に所定のAl₂O₃膜厚が得られるのに必要な化成電圧125Vに達するまで陽極酸化を行う。その後この状態で数10分保持することが望ましい（定電圧化成）。これは均一なAl₂O₃膜を得る上で大事なことである。それによって、導電膜g2を陽極酸化され、走査信号線GL、ゲート電極GTおよび電極PL1上に膜厚が1800Åの陽極酸化膜AOFが形成される。

【0086】工程D、図13

プラズマCVD装置にアンモニアガス、シランガス、窒素ガスを導入して、膜厚が2000Åの窒化Si膜を設け、プラズマCVD装置にシランガス、水素ガスを導入して、膜厚が2000Åのi型非晶質Si膜を設けたのち、プラズマCVD装置に水素ガス、ホスフィンガスを導入して、膜厚が300ÅのN(+)型非晶質Si膜を設ける。

【0087】工程E、図13

写真処理後、ドライエッチングガスとしてSF₆、CCl₄を使用してN(+)型非晶質Si膜、i型非晶質Si膜を選択的にエッチングすることにより、i型半導体層ASの島を形成する。

【0088】工程F、図13

写真処理後、ドライエッチングガスとしてSF₆を使用して、窒化Si膜を選択的にエッチングする。

【0089】工程G、図14

膜厚が1400ÅのITO膜からなる第1導電膜d1をスパッタリングにより設ける。写真処理後、エッチング液として塩酸と硝酸との混酸液で第1導電膜d1を選択的にエッチングすることにより、ゲート端子GTM、ドレイン端子DTMの最上層および透明画素電極ITO1を形成する。

【0090】工程H、図14

膜厚が600ÅのCrからなる第2導電膜d2をスパッタリングにより設け、さらに膜厚が4000ÅのAl-Pd、Al-Si、Al-Si-Ti、Al-Si-Cu等からなる第3導電膜d3をスパッタリングにより設ける。写真処理後、第3導電膜d3を工程Bと同様な液でエッチングし、第2導電膜d2を工程Aと同様な液でエッチングし、映像信号線DL、ソース電極SD1、ドレイン電極SD2を形成する。つぎに、ドライエッチング装置にCCl₄、SF₆を導入して、N(+)型非晶質Si膜をエッチングすることにより、ソースとドレイン間のN(+)型半導体層d0を選択的に除去する。

【0091】工程I、図14

黒色顔料、黒色染料あるいはカーボン・ブラックの粉末を分散させた有機樹脂材を塗布し、写真蝕刻技術で該有機樹脂材を選択的にエッチングすることによって、保護膜PSV1を形成する。

【0092】前記有機樹脂材としては、たとえばPI樹脂、エポキシ系樹脂、あるいはポリマー樹脂等が用いられる。

【0093】《液晶表示モジュールの全体構成》図15は、液晶表示モジュールMDLの各構成部品を示す分解斜視図である。

【0094】SHDは金属板から成る枠状のシールドケース（メタルフレーム）、LCWはその表示窓、PNLは液晶表示パネル、SPBは光拡散板、MFRは中間フレーム、BLはバックライト、BLSはバックライト支持体、LCAは下側ケースであり、図に示すような上下の配置関係で各部材が積み重ねられてモジュールMDLが組み立てられる。

【0095】モジュールMDLは、シールドケースSHDに設けられた爪CLとフックFKによって全体が固定されるようになっている。

【0096】中間フレームMFRは表示窓LCWに対応する開口が設けられるように枠状に形成され、その枠部分には拡散板SPB、バックライト支持体BLS並びに各種回路部品の形状や厚みに応じた凹凸や、放熱用の開口が設けられている。

【0097】下側ケースLCAはバックライト光の反射体も兼ねており、効率のよい反射ができるよう、蛍光管

BLに対応して反射山RMが形成されている。

【0098】《表示パネルPNLと駆動回路基板PCB1》図16は、図4等にて示した表示パネルPNLに映像信号駆動回路He、Hoと垂直走査回路Vを接続した状態を示す上面図である。

【0099】CHIは表示パネルPNLを駆動させる駆動ICチップ（下側の3個は垂直走査回路側の駆動ICチップ、左右の6個ずつは映像信号駆動回路側の駆動ICチップ）である。TCPは図17、図18で後述するように駆動用ICチップCHIがテープ・オートメィド・ボンディング法（TAB）により実装されたテープキャリアパッケージ、PCB1は上記TCPやコンデンサCDS等が実装された駆動回路基板で、3つに分割されている。FGPはフレームグラウンドパッドであり、シールドケースSHDに切り込んで設けられたバネ状の破片FGが半田付けされる。FCは下側の駆動回路基板PCB1と左側の駆動回路基板PCB1、および下側の駆動回路基板PCB1と右側の駆動回路基板PCB1とを電気的に接続するフラットケーブルである。フラットケーブルFCとしては図に示すように、複数のリード線（りん青銅の素材にSn鍍金を施したもの）をストライプ状のポリエチレン層とポリビニルアルコール層とでサンドイッチして支持したものを使用する。

【0100】《TCPの接続構造》図17は走査信号駆動回路Vや映像信号駆動回路He、Hoを構成する、集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図であり、図18はそれを液晶表示パネルの、本例では映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【0101】同図において、TTBは集積回路CHIの入力端子・配線部であり、TTMは集積回路CHIの出力端子・配線部であり、例えばCuから成り、それぞれの内側の先端部（通称インナーリード）には集積回路CHIのボンディングパッドPADがいわゆるフェースダウンボンディング法により接続される。端子TTB、TTMの外側の先端部（通称アウターリード）はそれぞれ半導体集積回路チップCHIの入力及び出力に対応し、半田付け等によりCRT/TFT変換回路・電源回路SUPに、異方性導電膜ACFによって液晶表示パネルPNLに接続される。パッケージTCPは、その先端部がパネルPNL側の接続端子DTMを露出した保護膜PSV1を覆うようにパネルに接続されており、従って、外部接続端子DTM（GTM）は保護膜PSV1かパッケージTCPの少なくとも一方で覆われるので電触に対して強くなる。

【0102】BF1はポリイミド等からなるベースフィルムであり、SRSは半田付けの際半田が余計なところへつかないようにマスクするためのソルダレジスト膜である。シールパターンSLの外側の上下ガラス基板の間

間は洗浄後エポキシ樹脂EPX等により保護され、パッケージTCPと上側基板SUB2の間には更にシリコン樹脂SILが充填され保護が多重化されている。

【0103】《駆動回路基板PCB2》中間フレームMFRに保持・収納される液晶表示部LCDの駆動回路基板PCB2は、図19に示すように、L字形をしており、IC、コンデンサ、抵抗等の電子部品が搭載されている。この駆動回路基板PCB2には、1つの電圧源から複数の分圧した安定化された電圧源を得るための電源回路や、ホスト（上位演算処理装置）からのCRT（陰極線管）用の情報をTFT液晶表示装置用の情報に変換する回路を含む回路SUPが搭載されている。CJは外部と接続される図示しないコネクタが接続されるコネクタ接続部である。駆動回路基板PCB2とインバータ回路基板PCB3とはバックライトケーブルにより中間フレームMFRに設けたコネクタ穴を介して電気的に接続される。

【0104】駆動回路基板PCB1と駆動回路基板PCB2とは折り曲げ可能なフラットケーブルFCにより電気的に接続されている。組立て時、駆動回路基板PCB2は、フラットケーブルFCを180°折り曲げることににより駆動回路基板PCB1の裏側に重ねられ、中間フレームMFRの所定の凹部に嵌合される。

【0105】以上説明したことから明らかなように、本実施例による液晶表示基板によれば、特に、画素電極ITO1を露呈させこれら透明画素電極ITO1の間の領域および薄膜トランジスタTFT1、2の形成領域に光遮光を兼ねる保護膜PSV1を形成したものとなっている。

【0106】これにより、該保護膜PSV1によって、薄膜トランジスタTFT1、2への光入射を阻止し、あるいは各画素電極ITO1の輪郭を明確にして表示の鮮明を図ることができるようになる。

【0107】したがって、従来のように、対向配置される上部ガラス基板SUB2側にブラックマトリクスと称される遮光層を設ける必要はなくなる。

【0108】光遮光を兼ねる該保護膜PSV1は、薄膜トランジスタTFT1、2および画素電極ITO1が形成された側の下部ガラス基板SUB1に形成でき、その形成領域に従来のような裕度を持たせる必要がないことから、画素の高精細化を図ることができるようになる。

【0109】さらに、一方のガラス基板（下部ガラス基板SUB1）に対する他方のガラス基板（上部ガラス基板SUB2）の位置決め基準になる要素（従来の遮光層）がなくなることから、各ガラス基板SUB1、2間の高精度の位置合わせを必要としなくなる。

【0110】なお、上記実施例は、保護膜PSV1はマトリクスアレイARの領域以外にも形成されたものであるが、必ずしもこれに限定されることはなくともよいことはいうまでもない。要は、少なくとも各透明画

素電極を露呈させこれら透明電極の間の領域およびスイッチ素子の形成領域に形成されていけばよい。

【0111】

【発明の効果】以上説明したことから明らかなように、本発明による液晶表示基板によれば、より高精細化を図ることができるようになる。

【0112】また、対向する各透明基板間の高精度の位置合わせを必要としなくなる。

【図面の簡単な説明】

【図1】 図2の3-3切断線における1画素とその周辺を示す断面図である。

【図2】 この発明が適用されるアクティブ・マトリクス方式のカラー液晶表示装置の液晶表示部の一画素とその周辺を示す要部平面図である。

【図3】 図2の4-4切断線における付加容量Caddの断面図である。

【図4】 表示パネルのマトリクス周辺部の構成を説明するための平面図である。

【図5】 図5の周辺部をやや誇張し更に具体的に説明するためのパネル平面図である。

【図6】 上下基板の電気的接続部を含む表示パネルの角部の拡大平面図である。

【図7】 マトリクスの画素部を中央に、両側にパネル角付近と映像信号端子付近を示す断面図である。

【図8】 左側に走査信号端子、右側に外部接続端子の無いパネル縁部分を示す断面図である。

【図9】 ゲート端子GTMとゲート配線GLの接続部付近を示す平面と断面の図である。

【図10】 ドレイン端子DTMと映像信号線DLとの接続部付近を示す平面と断面の図である。

【図11】 アクティブ・マトリクス方式のカラー液晶表示装置のマトリクス部とその周辺を含む回路図である。

【図12】 基板SUB1側の工程A～Cの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図13】 基板SUB1側の工程D～Fの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図14】 基板SUB1側の工程G～Iの製造工程を示す画素部とゲート端子部の断面図のフローチャートである。

【図15】 液晶表示モジュールの分解斜視図である。

【図16】 液晶表示パネルに周辺の駆動回路を実装した状態を示す上面図である。

【図17】 駆動回路を構成する集積回路チップCHIがフレキシブル配線基板に搭載されたテープキャリアパッケージTCPの断面構造を示す図である。

【図18】 テープキャリアパッケージTCPを液晶表示パネルPNLの映像信号回路用端子DTMに接続した状態を示す要部断面図である。

【図19】 周辺駆動回路基板PCB1（上面が見える）と電源回路回路基板PCB2（下面が見える）との接続状態を示す上面図である。

【符号の説明】

SUB…透明ガラス基板、GL…走査信号線、DL…映像信号線

GI…絶縁膜、GT…ゲート電極、AS…i型半導体層

SD…ソース電極またはドレイン電極、PSV1…保護膜（BMを兼ねる）

LC…液晶、TFT…薄膜トランジスタ、ITO…透明画素電極


g、d…導電膜、Cadd…保持容量素子、AOF…陽極酸化膜

AO…陽極酸化マスク、GTM…ゲート端子、DTM…ドレイン端子

SHD…シールドケース、PNL…液晶表示パネル、SPB…光拡散板、MFR…中間フレーム、BL…バックライト、BLS…バックライト支持体、LCA…下側ケース、RM…バックライト光反射山、（以上添字省略）。


【図3】

図3




【図17】


図17




【図 2】




【图 4】



【図 5】




【図 6】




【図 7】

图 7




9


(A)



10




【図11】




【図13】

図13




【図14】

図14




【図15】

図15




【図16】

図16




【図18】

図18



【図19】

図19



フロントページの続き

(72)発明者 香西 甲矢夫
千葉県茂原市早野3300番地 株式会社日立
製作所電子デバイス事業部内

(72)発明者 磯田 高志
千葉県茂原市早野3681番地 日立デバイス
エンジニアリング株式会社内

(72)発明者 庄子 房次
神奈川県横浜市戸塚区吉田町292番地 株
式会社日立製作所生産技術研究所内

MENU

SEARCH

INDEX

DETAIL

JAPANESE

1 / 1

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 06-242465

(43)Date of publication of application : 02.09.1994

(51)Int.Cl.

G02F 1/136
G02F 1/1333
G02F 1/1335

(21)Application number : 05-024625

(71)Applicant : HITACHI LTD
HITACHI DEVICE ENG CO LTD

(22)Date of filing : 15.02.1993


(72)Inventor : HIROSHIMA MINORU
NAKATANI MITSUO
KOZAI KIYAO
ISODA TAKASHI
SHOJI FUSAJI

(54) LIQUID CRYSTAL DISPLAY SUBSTRATE

(57)Abstract:

PURPOSE: To make picture element highly precise by exposing a picture element electrode and to form a protective film having also light shielding property on a region between the transparent picture element electrodes and on a region to form a switching element.

CONSTITUTION: The picture element electrode ITO1 is exposed and the protective film PSV1 having also light shielding property is formed on the region between transparent picture element electrodes ITO1 and the region to form the thin film transistor TFT1. The protective film PSV1 is made of an organic resin such as a PI resin, an epoxy resin or a polymer resin and is a layer having light shielding property since a black pigment, a powdery organic resin of a black dye or a powdery carbon black is contained in the organic resin. And the protective film PSV1 having also light shielding property is formed on a lower glass substrate SUB1 of the side on which the thin film transistor TFT1 and the picture element electrode ITO1 are formed and since the forming region is unnecessary to have tolerance necessary in the conventional one, the picture element is made highly precise.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of